Архитектура семейства MCS-51 в значительной мере предопределяется ее назначением - построение компактных и дешевых цифровых устройств. Все функции микроЭВМ реализуются с помощью единственной микросхемы. В состав семейства MCS-51 входит целый ряд микросхем от самых простых микроконтроллеров до достаточно сложных. Микроконтроллеры семейства MCS-51 позволяют выполнять как задачи управления различными устройствами, так и реализовывать отдельные узлы аналоговой схемы. Все микросхемы этого семейства работают с одной и той же системой команд MCS-51 , большинство из них выполняется в одинаковых корпусах с совпадающей цоколевкой (нумерация ножек для корпуса). Это позволяет использовать для разработанного устройства микросхемы разных фирм - Maxim, Atmel, NXP и т.д. (catalog..php?page=components_list&id=39"> с.м. Поиск по параметрам) без переделки принципиальной схемы устройства и программы .
Рисунок 1. Структурная схема контроллера I8751
Структурная схема контроллера представлена на рисунке 1. и состоит из следующих основных функциональных узлов: блока управления, арифметико-логического устройства, блока таймеров/счетчиков, блока последовательного интерфейса и прерываний, программного счетчика, памяти данных и памяти программ. Двусторонний обмен осуществляется с помощью внутренней 8-разрядной магистрали данных.
Рассмотрим подробнее назначение каждого блока. По такой схеме построены практически все представители семейства MCS-51 . Различные микросхемы этого семейства различаются только регистрами специального назначения (в том числе и количеством портов). Система команд всех контроллеров семейства MCS-51 содержит 111 базовых команд с форматом 1, 2 или 3 байта и не изменяется при переходе от одной микросхемы к другой. Это обеспечивает прекрасную переносимость программ с одной микросхемы на другую.
Блок управления и синхронизации
Блок управления и синхронизации (Timing and Control) предназначен для выработки синхронизирующих и управляющих сигналов, обеспечивающих координацию совместной работы блоков ОЭВМ во всех допустимых режимах ее работы.В состав блока управления входят:
- - устройство формирования временных интервалов,
- - логика ввода-вывода,
- - регистр команд,
- - регистр управления потреблением электроэнергии,
- - дешифратор команд, логика управления ЭВМ.
Устройство формирования временных интервалов предназначено для формирования и выдачи внутренних синхросигналов фаз, тактов и циклов. Количество машинных циклов определяет продолжительность выполнения команд. Практически все команды ОЭВМ выполняются за один или два машинных цикла, кроме команд умножения и деления, продолжительность выполнения которых составляет четыре машинных цикла. Обозначим частоту задающего генератора через F г. Тогда длительность машинного цикла равна 12/F г или составляет 12 периодов сигнала задающего генератора. Логика ввода - вывода предназначена для приема и выдачи сигналов, обеспечивающих обмен информации с внешними устройствами через порты ввода вывода Р0-Р3.
Регистр команд предназначен для записи и хранения 8-ми разрядного кода операции выполняемой команды. Код операции, с помощью дешифратора команд и логики управления ЭВМ, преобразуется в микропрограмму выполнения команды.
Регистр управления потреблением (PCON) позволяет останавливать работу микроконтроллера для уменьшения потребления электроэнергии и уменьшения уровня помех от микроконтроллера. Еще большего уменьшения потребления электроэнергии и уменьшения помех можно добиться, остановив задающий генератор микроконтроллера. Этого можно достичь при помощи переключения бит регистра управления потреблением PCON. Для варианта изготовления по технологии n-МОП (серия 1816 или иностранных микросхем, в названии которых в середине отсутствует буква "c") регистр управления потреблением PCON содержит только один бит, управляющий скоростью передачи последовательного порта SMOD, а биты управления потреблением электроэнергией отсутствуют.
Арифметико-логическое устройство (ALU) представляет собой параллельное восьмиразрядное устройство, обеспечивающее выполнение арифметических и логических операций. АЛУ состоит из:
- - регистров аккумулятора, регистров временного хранения TMP1 и TMP2,
- - ПЗУ констант,
- - сумматора,
- - дополнительного регистра (регистра В),
- - аккумулятора (ACC),
- - регистра состояния программ (PSW).
Регистр аккумулятор и регистры временного хранения - восьмиразрядные регистры, предназначенные для приема и хранения операндов на время выполнения операций над ними. Эти регистры программно не доступны.
ПЗУ констант обеспечивает выработку корректирующего кода при двоично-десятичном представлении данных, кода маски при битовых операциях и кода констант.
Параллельный восьмиразрядный сумматор представляет собой комбинационную схему с последовательным переносом, предназначенную для выполнения арифметических операций сложения, вычитания и логических операций сложения, умножения, неравнозначности и тождественности.
Регистр B - восьмиразрядный регистр, используемый во время операций умножения и деления. Для других инструкций он может рассматриваться как дополнительный сверхоперативный регистр.
Аккумулятор - восьмиразрядный регистр, предназначенный для приема и хранения результата, полученного при выполнении арифметико-логических операций или операций сдвига
Блок последовательного интерфейса и прерываний (ПИП) предназначен для организации ввода-вывода последовательных потоков информации и организации системы прерывания программ. В состав блока входят:
- - буфер ПИП,
- - логика управления,
- - регистр управления,
- - буфер передатчика,
- - буфер приемника,
- - приемопередатчик последовательного порта,
- - регистр приоритетов прерываний,
- - регистр разрешения прерываний,
- - логика обработки флагов прерываний и схема выработки вектора.
Счетчик команд (Program Counter) предназначен для формирования текущего 16-разрядного адреса внутренней памяти программ и 8/16-разрядного адреса внешней памяти программ. В состав счетчика команд входят 16-разрядные буфер РС, регистр РС и схема инкремента (увеличения содержимого на 1).
Память данных (RAM) предназначена для временного хранения информации, используемой в процессе выполнения программы.
Порты P0, P1, P2, P3 являются квазидвунаправленными портами ввода - вывода и предназначены для обеспечения обмена информацией ОЭВМ с внешними устройствами, образуя 32 линии ввода- вывода.
Устройство таймеров В базовых моделях семейства имеются два программируемых 16-битных таймера/счетчика (T/C0 и T/C1), которые могут быть использованы как в качестве таймеров, так и в качестве счетчиков внешних событий
Регистр состояния программы (PSW) предназначен для хранения информации о состоянии АЛУ при выполнении программы.
Память программ (EPROM) предназначена для хранения программ и представляет собой постоянное запоминающее устройство (ПЗУ). В разных микросхемах применяются масочные ПЗУ, стираемые ультрафиолетовым излучением или FLASH ПЗУ.
Регистр указателя данных (DPTR) предназначен для хранения 16-разрядного адреса внешней памяти данных или памяти программ.
Указатель стека (SP) представляет собой восьмиразрядный регистр, предназначенный для организации особой области памяти данных (стека), в которой можно временно сохранить любую чейку памяти.
Фирма Intel является родоначальницей архитектуры семейства MCS-51, которое получило свое название от первого представителя этого семейства - микроконтроллера 8051, выпущенного в 1980 году на базе технологии n-МОП. Удачный набор периферийных устройств, возможность гибкого выбора внешней или внутренней программной памяти и приемлемая цена обеспечили этому микроконтроллеру успех на рынке. С точки зрения технологии микроконтроллер 8051 являлся для своего времени очень сложным изделием - в кристалле было использовано 128 тыс. транзисторов, что в 4 раза превышало количество транзисторов в 16-разрядном микропроцессоре 8086. Указанный микроконтроллер остается ядром семейства MCS-51 и по сей день.
Основными элементами базовой архитектуры семейства (архитектуры микроконтроллера 8051) являются:
8-разрядное АЛУ;
4 банка регистров, по 8 в каждом;
Внутренняя (резидентная) память программ 4 Кбайт, имеющая тип ROM или EPROM (8751);
Внутренняя (резидентная) память данных 128 байт;
21 регистр специальных функций;
Булевый процессор;
Два 16-разрядных таймера/счетчика;
Контроллер последовательного порта (UART);
Контроллер обработки прерываний с двумя уровнями приоритетов;
Четыре 8-разрядных порта ввода/вывода, два из которых используются в качестве шины адреса/данных для доступа к внешней памяти программ и данных;
Встроенный тактовый генератор.
Затем был выпущен микроконтроллер 8052, который отличался увеличенным объемом резидентной памяти программ и данных, введенным третьим таймером и соответственно расширенным контроллером прерываний.
Следующим принципиальным шагом в развитии MCS-51 стал перевод технологии изготовления на КМОП (модификация 8xC51). Это позволило реализовать режимы Idl (холостой ход) и Power Down (пониженное потребление), обеспечивающие резкое снижение энергопотребления кристалла и открывшие дорогу к применению микроконтроллера в энергозависимых приложениях, например, в автономных приборах с батарейным питанием.
И последним важным этапом развития МК 8051 фирмой Intel стал выпуск микроконтроллеров 8xC51FA/FB/FC и 8xC51RA/RB/RC, которые для краткости часто обозначаются как 8xC51Fx и 8xC51Rx. Главной отличительной особенностью этой группы кристаллов является наличие у них специализированного таймера/счетчика (РСА). Кроме того, микроконтроллеры 8xC51Rx дополнительно содержат сторожевой таймер (WDT). Рассмотрим архитектуру и функциональные возможности PCA более подробно.
В состав РСА входят:
16-разрядный таймер/счетчик;
Пять 16-разрядных модуля выборки и сравнения, каждый из которых связан со своей линией порта ввода/вывода микроконтроллера.
Таймер/счетчик обслуживает все пять модулей выборки и сравнения, которые могут быть запрограммированы на выполнение одной из следующих функций:
16-битовая выборка значения таймера по положительному фронту внешнего сигнала;
16-битовая выборка значения таймера по отрицательному фронту внешнего сигнала;
16-битовая выборка значения таймера по любому фронту внешнего сигнала;
16-битовый программируемый таймер;
16-битовое устройство скоростного вывода;
8-битовый ШИМ.
Выполнение всех перечисленных функций происходит в РСА на аппаратном уровне и не загружает центральный процессор. Указанное позволяет повысить общую пропускную способность, повысить точность измерений и обработки сигналов и снизить время реакции микроконтроллера на внешние события, что особенно важно для систем реального времени. Реализованный в 8xC51Fx (8xC51Rx) РСА оказался настолько
|
Обозначение |
Макс. частота (МГц) |
ROM/EPROM (байт) |
счетчики | ||
удачным, что архитектура этих микроконтроллеров стала промышленным стандартом, а сам РСА многократно воспроизводился в различных модификациях МК 8051.
Некоторые характеристики ряда микроконтроллеров MCS-51, выпускаемых фирмой Intel, приведены в табл.1.1.
Изначально наиболее "узкими" местами архитектуры MCS-51 были 8-разрядное АЛУ на базе аккумулятора и относительно медленное выполнение команд (для выполнения самых быстрых команд требуется 12 пе-
Таблица 1.1
|
ввода/вывода |
АЦП, входы x разряды |
периферия, особенности |
U пит. (В) |
||
|
Низковольтный вариант | |||||
|
4 уровня IRQ, clock out | |||||
|
4 уровня IRQ, clock out | |||||
|
Низковольтный вариант 8xC51Fx | |||||
|
4 уровня IRQ, clock out | |||||
|
4 уровня IRQ, clock out | |||||
|
4 уровня IRQ, clock out | |||||
риодов тактовой частоты (частоты синхронизации МК)). Это ограничивало применение микроконтроллеров семейства в приложениях, требующих повышенного быстродействия и сложных вычислений (16- и 32-битовых). Насущным стал вопрос принципиальной модернизации архитектуры MCS-51. Проблема модернизации осложнялась тем, что к началу 90-х годов уже была создана масса наработок в области программного и аппаратного обеспечения семейства MCS-51, в связи с чем одной из основных задач проектирования новой архитектуры была реализация аппаратной и программной совместимости с разработками на базе MCS-51.
Для решения указанной задачи была создана совместная группа из специалистов компаний Intel и Philips, но позднее пути этих двух фирм разошлись. В результате в 1995 году появилось два существенно отличающихся семейства: MCS-251/151 у Intel и MCS-51XA у Philips (см. подраздел 1.2).
Основные характеристики архитектуры MCS-251:
24-разрядное линейное адресное пространство, обеспечивающее адресацию до 16 Мбайт памяти;
Регистровая архитектура, допускающая обращение к регистрам как к байтам, словам и двойным словам;
Страничный режим адресации для ускорения выборки команд из внешней программной памяти;
Очередь инструкций;
Расширенный набор команд, включающий 16-битовые арифметические и логические операции;
Расширенное адресное пространство стека (до 64 Кбайт);
Выполнение самой быстрой команды за 2 такта.
Система команд MCS-251 включает два набора инструкций - первый набор является копией системы команд MCS-51, а второй состоит из расширенных инструкций, реализующих преимущества архитектуры MCS-251. Перед использованием микроконтроллера его необходимо сконфигурировать, т.е. с помощью программатора "прожечь" конфигурационные биты, определяющие, какой из наборов инструкций станет активным после включения питания. Если установить первый набор инструкций, то в этом случае МК семейства MCS-251 будет совместим с MCS-51 на уровне двоичного кода. Такой режим называется Binary Mode. Если же изначально установить набор расширенных инструкций (режим Source Mode), то тогда программы, написанные для MCS-51, потребуют перекомпиляции на кросс-средствах для MCS-251. Режим Source Mode позволяет с максимальной эффективностью использовать архитектуру MCS-251 и достигнуть наибольшего быстродействия.
Для пользователей, ориентированных на применение микроконтроллеров MCS-251 в качестве механической замены MCS-51, фирма Intel выпускает микроконтроллеры MCS-151, уже запрограммированные в состояние Binary Mode.
Некоторые характеристики ряда микроконтроллеров MCS-251/151 приведены в табл.1.1.
В настоящее время Intel, устремленная на рынок Pentium-процессоров, сворачивает производство кристаллов MCS-51. В целом для конкретного разработчика это может остаться и незамеченным, если только он не использует микроконтроллеры 8xC51GB и 80C152Jx, которые не имеют своих точных аналогов среди изделий других фирм. Что же касается всех остальных микроконтроллеров семейства MCS-51, то все они многократно растиражированы другими компаниями.
АРХИТЕКТУРА МИКРОКОНТРОЛЛЕРОВ СЕМЕЙСТВА MCS -51
Конспект лекций по курсам
«Микропроцессоры в системах контроля», «Микропроцессорная техника»
«Микропроцессорные средства и системы»
для студентов всех форм обучения специальностей
072000 – Стандартизация и сертификация
210200 – Автоматизация технологических процессов
230104 – Системы автоматизированного проектирования
Тамбов 2005
ВВЕДЕНИЕ.. 3
1. СТРУКТУРА МИКРОКОНТРОЛЛЕРА INTEL 8051. 3
1.1. Организация памяти. 5
1.2. Арифметико-логическое устройство. 6
1.3. Резидентная память программ и данных. 7
1.4. Аккумулятор и регистры общего назначения. 8
1.5. Регистр слова состояния программы и его флаги. 9
1.6. Регистры-указатели. 10
1.7. Регистры специальных функций. 11
1.8. Устройство управления и синхронизации. 11
1.9. Параллельные порты ввода/вывода информации. 12
1.10. Таймеры/счетчики. 13
1.11. Последовательный порт. 18
1.11.1. Регистр SBUF.. 18
1.11.2. Режимы работы последовательного порта. 18
1.11.3. Регистр SCON.. 19
1.11.4. Скорость приёма/передачи. 21
1.12. Система прерываний. 22
2. СИСТЕМА КОМАНД МИКРОКОНТРОЛЛЕРА INTEL 8051. 26
2.1. Общие сведения. 26
2.1.1. Типы команд. 27
2.1.2. Типы операндов. 28
2.1.3. Способы адресации данных. 30
2.1.4. Флаги результата. 31
2.1.5. Символическая адресация. 32
2.2. Команды передачи данных. 33
2.2.1. Структура информационных связей. 33
2.2.2. Обращение к аккумулятору. 33
2.2.3. Обращение к внешней памяти данных. 34
2.2.4. Обращение к памяти программ.. 34
2.2.5. Обращение к стеку. 35
2.3. Арифметические операции. 35
2.4. Логические операции. 39
2.5. Команды передачи управления. 43
2.5.1. Длинный переход. 43
2.5.2. Абсолютный переход. 43
2.5.3. Относительный переход. 44
2.5.4. Косвенный переход. 44
2.5.5. Условные переходы.. 44
2.5.6. Подпрограммы.. 47
2.6. Операции с битами. 48
Контрольные вопросы... 49
ЛИТЕРАТУРА.. 50
Приложение СИСТЕМА КОМАНД INTEL 8051. 51
ВВЕДЕНИЕ
С 80-х годов 20 века в микропроцессорной технике выделился самостоятельный класс интегральных схем – однокристальные микроконтроллеры, которые предназначены для встраивания в приборы различного назначения. От класса однокристальных микропроцессоров их отличает наличие внутренней памяти, развитые средства взаимодействия с внешними устройствами.
Широкое распространение получили 8-разрядных однокристальные микроконтроллеры семейства MCS-51. Это семейство образовалось на основе микроконтроллера Intel 8051, получившего большую популярность у разработчиков микропроцессорных систем контроля благодаря удачно спроектированной архитектуры. Архитектура микроконтроллера это совокупность внутренних и внешних программно доступных аппаратных ресурсов и системы команд.
В последствии фирма Intel выпустила около 50 моделей на базе операционного ядра микроконтроллера Intel 8051. Одновременно многие другие фирмы, такие как Atmel, Philips начали производство своих микроконтроллеров разработанных в стандарте MCS-51. Существует также и отечественный аналог микроконтроллера Intel 8051 - микросхема К1816ВЕ51.
2. СТРУКТУРА МИКРОКОНТРОЛЛЕРА INTEL 8051
Микроконтроллер Intel 8051 выполнен на основе высокоуровневой n-МОП технологии. Его основные характеристики следующие:
· восьмиразрядный центральный процессор, оптимизированный для реализации функций управления;
· встроенный тактовый генератор (максимальная частота 12 МГц);
· адресное пространство памяти программ - 64 Кбайт;
· адресное пространство памяти данных - 64 Кбайт;
· внутренняя память программ - 4 Кбайт;
· внутренняя память данных - 128 байт;
· дополнительные возможности по выполнению операций булевой алгебры (побитовые операции);
· 2 шестнадцатиразрядных многофункциональных таймера/счетчика;
· полнодуплексный асинхронный приемопередатчик (последовательный порт);
· векторная система прерываний с двумя уровнями приоритета и пятью источниками событий.
Рисунок 1 - Структурная схема микроконтроллера Intel 8051
Основу структурной схемы (рис. 1) образует внутренняя двунаправленная 8-разрядная шина, которая связывает между собой основные узлы и устройства микроконтроллера: резидентную память программ (RPM), резидентную память данных (RDM), арифметико-логическое устройство (ALU), блок регистров специальных функций, устройство управления (CU), параллельные порты ввода/вывода (P0-P3), а также программируемые таймеры и последовательный порт.
2.1. Организация памяти
Данный микроконтроллер имеет встроенную (резидентную) и внешнюю память программ и данных. Резидентная память программ (RPM) имеет объем 4 Кбайт, резидентная память данных (RDM) – 128 Байт.
В зависимости от модификации микроконтроллера RPM выполняется в виде масочного ПЗУ, однократно программируемого либо репрограммируемого ПЗУ.
При необходимости пользователь может расширять память программ установкой внешнего ПЗУ. Доступ к внутреннему или внешнему ПЗУ определяется значением сигнала на выводе ЕА (External Access):
EA=VCC (напряжение питания) - доступ к внутреннему ПЗУ;
EA=VSS (потенциал земли) - доступ к внешнему ПЗУ.
Внешняя память программ и данных может составлять по 64 Кбайт и адресоваться с помощью портов P0 и P2. На рис.2 представлена карта памяти Intel 8051.
|
|
Рисунок 2 - Организация памяти Intel 8051
Строб чтения внешнего ПЗУ - (Program Store Enable) генерируется при обращении к внешней памяти программ и является неактивным во время обращения к ПЗУ, расположенному на кристалле.
Область нижних адресов памяти программ (рис. 3) используется системой прерываний. Архитектура микросхемы INTEL 8051 обеспечивает поддержку пяти источников прерываний. Адреса, по которым передается управление по прерыванию, называются векторами прерывания.
Рисунок 3 - Карта нижней области программной памяти
2.2. Арифметико-логическое устройство
8-битное арифметико-логическое устройство (ALU) может выполнять арифметические операции сложения, вычитания, умножения и деления; логические операции И, ИЛИ, исключающее ИЛИ, а также операции циклического сдвига, сброса, инвертирования и т. п. К входам подключены программно-недоступные регистры T1 и T2, предназначенные для временного хранения операндов, схема десятичной коррекции (DCU) и схема формирования признаков результата операции (PSW).
Простейшая операция сложения используется в ALU для инкрементирования содержимого регистров, продвижения регистра-указателя данных (RAR) и автоматического вычисления следующего адреса резидентной памяти программ. Простейшая операция вычитания используется в ALU для декрементирования регистров и сравнения переменных.
Простейшие операции автоматически образуют “тандемы” для выполнения таких операций, как, например, инкрементирование 16-битных регистровых пар. В ALU реализуется механизм каскадного выполнения простейших операций для реализации сложных команд. Так, например, при выполнении одной из команд условной передачи управления по результату сравнения в ALU трижды инкрементируется счётчик команд (PC), дважды производится чтение из RDM, выполняется арифметическое сравнение двух переменных, формируется 16-битный адрес перехода и принимается решение о том, делать или не делать переход по программе. Все перечисленные операции выполняются всего лишь за 2 мкс.
Важной особенностью ALU является его способность оперировать не только байтами, но и битами. Отдельные программно-доступные биты могут быть установлены, сброшены, инвертированы, переданы, проверены и использованы в логических операциях. Эта способность достаточно важна, поскольку для управления объектами часто применяются алгоритмы, содержащие операции над входными и выходными булевыми переменными, реализация которых средствами обычных микропроцессоров сопряжена с определенными трудностями.
Таким образом, ALU может оперировать четырьмя типами информационных объектов: булевыми (1 бит), цифровыми (4 бита), байтными (8 бит) и адресными (16 бит). В ALU выполняется 51 различная операция пересылки или преобразования этих данных. Так как используется 11 режимов адресации (7 для данных и 4 для адресов), то путем комбинирования операции и режима адресации базовое число команд 111 расширяется до 255 из 256 возможных при однобайтном коде операции.
2.3. Резидентная память программ и данных
Резидентные (размещённые на кристалле) память программ (RPM) и память данных (RDM) физически и логически разделены, имеют различные механизмы адресации, работают под управлением различных сигналов и выполняют разные функции.
Память программ RPM имеет емкость 4 Кбайта и предназначена для хранения команд, констант, управляющих слов инициализации, таблиц перекодировки входных и выходных переменных и т. п. Память имеет 16-битную шину адреса, через которую обеспечивается доступ из программного счётчика PC или из регистра-указателя данных (DPTR). DPTR выполняет функции базового регистра при косвенных переходах по программе или используется в операциях с таблицами.
Память данных RDM предназначена для хранения переменных в процессе выполнения прикладной программы, адресуется одним байтом и имеет емкость
128 байт. Кроме того, к её адресному пространству примыкают адреса регистров специальных функций, которые перечислены в табл. 1.
Память программ, так же как и память данных, может быть расширена до
64 Кбайт путем подключения внешних микросхем.
Таблица 1
Блок регистров специальных функций
|
Наименование | ||||
|
Аккумулятор | ||||
|
Регистр-расширитель аккумулятора | ||||
|
Слово состояния программы | ||||
|
Регистр-указатель стека | ||||
|
Регистр-указатель данных | ||||
|
Регистр приоритетов прерываний | ||||
|
Регистр маски прерываний | ||||
|
Регистр режима таймера/счётчика | ||||
|
Регистр управления/статуса таймера | ||||
|
Таймер 0 (старший байт) | ||||
|
Таймер 0 (младший байт) | ||||
|
Таймер 1 (старший байт) | ||||
|
Таймер 1 (младший байт) | ||||
|
Регистр управления приёмопередатчиком | ||||
|
Буфер приёмопередатчика | ||||
|
Регистр управления мощностью |
Примечание. Регистры, имена которых отмечены знаком (*), допускают адресацию отдельных битов.
2.4. Аккумулятор и регистры общего назначения
Аккумулятор (A) является источником операнда и местом фиксации результата при выполнении арифметических, логических операций и ряда операций передачи данных. Кроме того, только с использованием аккумулятора могут быть выполнены операции сдвигов, проверка на нуль, формирование флага паритета и т. п.
В распоряжении пользователя имеется четыре банка по 8 регистров общего назначения R0–R7 (рис. 9). Однако возможно использование регистров только одного из четырёх банков, который выбирается с помощью бит регистра PSW.
2.5. Регистр слова состояния программы и его флаги
При выполнении многих команд в ALU формируется ряд признаков операции (флагов), которые фиксируются в регистре слова состояния программы (PSW). В табл. 2 приводится перечень флагов PSW, даются их символические имена и описываются условия их формирования.
Таблица 2
Формат слова состояния программы PSW
|
Имя и назначение |
||
|
Флаг переноса. Устанавливается и сбрасывается аппаратно или программно при выполнении арифметических и логических операций |
||
|
Флаг вспомогательного переноса. Устанавливается и сбрасывается только аппаратно при выполнении команд сложения и вычитания и сигнализирует о переносе или займе в бите 3 |
||
|
Флаг 0. Может быть установлен, сброшен или проверен программой как флаг, специфицируемый пользователем |
||
|
Выбор банка регистров. Устанавливается и сбрасывается программно для выбора рабочего банка регистров (табл. 3) |
||
|
Флаг переполнения. Устанавливается и сбрасывается аппаратно при выполнении арифметических операций |
||
|
Не используется |
||
|
Флаг паритета. Устанавливается и сбрасывается аппаратно в каждом цикле и фиксирует нечётное/чётное число единичных битов в аккумуляторе, т. е. выполняет контроль по четности |
Таблица 3
Выбор рабочего банка регистров
|
Границы адресов |
|||
Наиболее “активным” флагом PSW является флаг переноса, который принимает участие и модифицируется в процессе выполнения множества операций, включая сложение, вычитание и сдвиги. Кроме того, флаг переноса (CY) выполняет функции “булева аккумулятора” в командах, манипулирующих с битами. Флаг переполнения (OV) фиксирует арифметическое переполнение при операциях над целыми числами со знаком и делает возможным использование арифметики в дополнительных кодах. ALU не управляет флагами селекции банка регистров (RS0, RS1), их значение полностью определяется прикладной программой и используется для выбора одного из четырёх регистровых банков.
В виде байта регистр PSW может быть представлен следующим образом:
В микропроцессорах, архитектура которых опирается на аккумулятор, большинство команд работают с ним, используя неявную адресацию. В Intel 8051 дело обстоит иначе. Хотя процессор имеет в своей основе аккумулятор, он может выполнять множество команд и без его участия. Например, данные могут быть переданы из любой ячейки RDM в любой регистр, любой регистр может быть загружен непосредственным операндом и т. д. Многие логические операции могут быть выполнены без участия аккумулятора. Кроме того, переменные могут быть инкрементированы, декрементированы и проверены без использования аккумулятора. Флаги и управляющие биты могут быть проверены и изменены аналогично.
2.6. Регистры-указатели
8-битный указатель стека (SP) может адресовать любую область RDM. Его содержимое инкрементируется прежде, чем данные будут запомнены в стеке в ходе выполнения команд PUSH и CALL. Содержимое SP декрементируется после выполнения команд POP и RET. Подобный способ адресации элементов стека называют прединкрементным/постдекрементным. В процессе инициализации микроконтроллера после сигнала RST в SP автоматически загружается код 07Н. Это значит, что если прикладная программа не переопределяет стек, то первый элемент данных в стеке будет располагаться в ячейке RDM с адресом 08Н.
Двухбайтный регистр-указатель данных DPTR обычно используется для фиксации 16-битного адреса в операциях с обращением к внешней памяти. Командами микроконтроллера регистр-указатель данных может быть использован или как 16-битный регистр, или как два независимых 8-битных регистра (DPH и DPL).
2.7. Регистры специальных функций
Регистры с символическими именами IP, IE, TMOD, TCON, SCON и PCON используются для фиксации и программного изменения управляющих бит и бит состояния схемы прерывания, таймера/счётчика, приёмопередатчика последовательного порта и для управления энергопотреблением. Подробно их организация будет описана в разделах 1.8-1.12, при рассмотрении особенностей работы микроконтроллера в различных режимах.
2.8. Устройство управления и синхронизации
Кварцевый резонатор, подключаемый к внешним выводам микроконтроллера, управляет работой внутреннего генератора, который в свою очередь формирует сигналы синхронизации. Устройство управления (CU) на основе сигналов синхронизации формирует машинный цикл фиксированной длительности, равной 12 периодам генератора. Большинство команд микроконтроллера выполняется за один машинный цикл. Некоторые команды, оперирующие с 2-байтными словами или связанные с обращением к внешней памяти, выполняются за два машинных цикла. Только команды деления и умножения требуют четырех машинных циклов. На основе этих особенностей работы устройства управления производится расчёт времени исполнения прикладных программ.
На схеме микроконтроллера к устройству управления примыкает регистр команд (IR). В его функцию входит хранение кода выполняемой команды.
Входные и выходные сигналы устройства управления и синхронизации:
1. PSEN – разрешение программной памяти,
2. ALE – выходной сигнал разрешения фиксации адреса,
3. PROG – сигнал программирования,
4. EA – блокировка работы с внутренней памятью,
5. VPP – напряжение программирования,
6. RST – сигнал общего сброса,
7. VPD – вывод резервного питания памяти от внешнего источника,
8. XTAL – входы подключения кварцевого резонатора.
2.9. Параллельные порты ввода/вывода информации
Все четыре порта (P0-P3) предназначены для ввода или вывода информации побайтно. Каждый порт содержит управляемые регистр-защёлку, входной буфер и выходной драйвер.
Выходные драйверы портов P0 и P2, а также входной буфер порта P0 используются при обращении к внешней памяти. При этом через порт P0 в режиме временного мультиплексирования сначала выводится младший байт адреса, а затем выдается или принимается байт данных. Через порт P2 выводится старший байт адреса в тех случаях, когда разрядность адреса равна 16 бит.
Все выводы порта P3 могут быть использованы для реализации альтернативных функций, перечисленных в табл. 4. Эти функции могут быть задействованы путем записи 1 в соответствующие биты регистра-защёлки (P3.0-P3.7) порта P3.
Таблица 4
Альтернативные функции порта P3
|
Имя и назначение |
||
|
Чтение. Активный сигнал низкого уровня формируется аппаратно при обращении к внешней памяти данных |
||
|
Запись. Активный сигнал низкого уровня формируется аппаратно при обращении к внешней памяти данных |
||
|
Вход таймера/счётчика 1 или тест-вход |
||
|
Вход таймера/счётчика 0 или тест-вход |
||
|
Вход запроса прерывания 1. Воспринимается сигнал низкого уровня или срез |
||
|
Вход запроса прерывания 0. Воспринимается сигнал низкого уровня или срез |
||
|
Выход передатчика последовательного порта в режиме UART. Выход синхронизации в режиме регистра сдвига |
||
|
Вход приёмника последовательного порта в режиме UART. Ввод/вывод данных в режиме регистра сдвига |
Порт 0 является двунаправленным, а порты 1-3 - квазидвунаправленными. Каждая линия портов может быть использована независимо для ввода или вывода.
По сигналу RST в регистры-защёлки всех портов автоматически записываются единицы, настраивающие их тем самым на режим ввода.
Все порты могут быть использованы для организации ввода/вывода информации по двунаправленным линиям передачи. Однако порты P0 и P2 не могут быть использованы для этой цели в случае, если система имеет внешнюю память, связь с которой организуется через общую разделяемую шину адреса/данных, работающую в режиме временного мультиплексирования.
Обращение к портам ввода/вывода возможно с использованием команд, оперирующих с байтом, отдельным битом, произвольной комбинацией битов. При этом в тех случаях, когда порт является одновременно операндом и местом назначения результата, устройство управления автоматически реализует специальный режим, который называется “чтение-модификация-запись”. Этот режим обращения предполагает ввод сигналов не с внешних выводов порта, а из его регистра-защёлки, что позволяет исключить неправильное считывание ранее выведенной информации. Этот механизм обращения к портам реализован в командах:
У истоков производства микроконтроллеров стоит фирма Intel с семействами восьмиразрядных микроконтроллеров 8048 и 8051. Архитектура MCS-51 получила свое название от первого представителя этого семейства - микроконтроллера 8051, выпущенного в 1980 году на базе технологии HMOS. Удачный набор периферийных устройств, возможность гибкого выбора внешней или внутренней программной памяти и приемлемая цена обеспечили этому микроконтроллеру успех на рынке. С точки зрения технологии микроконтроллер 8051 являлся для своего времени очень сложным изделием - в кристалле было использовано 128 тыс. транзисторов, что в 4 раза превышало количество транзисторов в 16-разрядном микропроцессоре 8086.
Основными элементами базовой
архитектуры являются:
- 8-разрядное АЛУ на основе аккумуляторной
архитектуры;
- 4 банка регистров, по 8 в каждом;
- встроенная память программ 4Кбайт;
- внутреннее ОЗУ 128 байт;
- булевый процессор
-2 шестнадцатиразрядных таймера;
- контроллер последовательного канала (UART);
- контроллер обработки прерываний с двумя
уровнями приоритетов;
- четыре 8-разрядных порта ввода/вывода, два из
которых используются в качестве шины
адреса/данных для доступа к внешней памяти
программ и данных;
- встроенный тактовый генератор.
Именно этот микроконтроллер наиболее хорошо известен разработчикам и является популярным средством управления в устройствах самого широкого круга. Имеется множество эмуляторов, отладчиков и программаторов микросхем 8051, поэтому с разработкой программного обеспечения нет никаких трудностей.
Следующим принципиальным шагом в развитии MCS-51 стал перевод технологии изготовления на CHMOS. Это позволило реализовать режимы Idle и Power Down, позволившие резко снизить энергопотребление кристалла и открывшие дорогу к применению микроконтроллера в энергозависимых приложениях, например, в автономных приборах с батарейным питанием.
И последним принципиальным этапом развития этого направления фирмой Intel в рамках 8-битной архитектуры стал выпуск микроконтроллеров 8xC51FA/FB/FC, которые для краткости часто обозначаются как 8xC51FX. Главной отличительной особенностью этой группы кристаллов является наличие у них массива программируемых счетчиков (PCA). Структурная схема PCA представлена на рис.2.
В состав PCA входят:
Таймер-счетчик обслуживает все пять модулей выборки и сравнения, которые могут быть запрограммированы на выполнение одной из следующих функций:
| 16-битная выборка значения таймера по положительному фронту внешнего сигнала; | |
| 16-битная выборка значения таймера по отрицательному фронту внешнего сигнала; | |
| 16-битная выборка значения таймера по любому фронту внешнего сигнала; | |
| 16-битный программный таймер; | |
| 16-битное устройство скоростного вывода (HSO); | |
| 8-битный ШИМ |
Выполнение всех перечисленных функций происходит в PCA на аппаратном уровне и не загружает центральный процессор, что позволяет повысить общую пропускную способность системы, повысить точность измерений и отработки сигналов и снизить время реакции микроконтроллера на внешние события, что особенно важно для систем реального времени. Реализованный в 8xC51FX PCA оказался настолько удачным, что архитектура микроконтроллеров FX стала промышленным стандартом де-факто, а сам PCA многократно воспроизводился в различных модификациях микроконтроллеров разных фирм.
Изначально наиболее "узкими" местами архитектуры MCS-51 были 8-разрядное АЛУ на базе аккумулятора и относительно медленное выполнение инструкций (для выполнения самых быстрых инструкций требуется 12 периодов тактовой частоты). Это ограничивало применение микроконтроллеров семейства в приложениях, требующих повышенного быстродействия и сложных вычислений (16- и 32- битовых). Насущным стал вопрос принципиальной модернизации старой архитектуры. Проблема модернизации осложнялась тем, что к началу 90-х годов уже была создана масса наработок в области программного и аппаратного обеспечения, и одной из основных задач разработки новой архитектуры была реализация аппаратной и программной совместимости со старыми разработками на базе MCS-51. Для решения этой задачи была создана совместная группа из специалистов компаний Intel и Philips. В результате в 1995 г. появилось 2 существенно отличающихся семейства: MCS-251/151 у Intel и 51XA у Philips (на последнем мы остановимся ниже).
Основные характеристики архитектуры MSC-251:
| 24-разрядное линейное адресное пространство, обеспечивающее адресацию до 16M памяти (выпускаемые микроконтроллеры семейства MCS-251 имеют адресное пространство памяти объемом 256К); | |
| Система команд микроконтроллеров семейства MCS-251 содержит все 111 команд, входящих в систему команд микроконтроллеров семейства MCS-51 ("старые" команды), и, кроме того, в нее входят 157 "новых" команд. Коды некоторых новых команд имеют формат 4 байт. | |
| Перед использованием микроконтроллера его необходимо сконфигурировать, т.е. с помощью программатора "прожечь" конфигурационные байты, определяющие, какой из наборов инструкций станет активным после включения питания. Если установить набор инструкций MCS-51, то в этом случае MSC-251 будет совместим с MCS-51 на уровне двоичного кода. Такой режим называется Binary Mode. Однако расширенные инструкции в этом режиме также доступны через "форточку" - зарезервированный код инструкции 0A5h. Естественно, длина каждой расширенной инструкции увеличивается в таком случае на 1 байт. Если же изначально установить набор расширенных инструкций, то в этом случае программы, написанные для MCS-51 потребуют перекомпиляции на кросс-средствах для MCS-51, т.к. теперь уже стандартные инструкции будут доступны через ту же "форточку" 0A5h и длина их также увеличится на 1 байт. Такой режим называется Source Mode. Он позволяет с максимальной эффективностью использовать расширенные инструкции и достигнуть наибольшего быстродействия, но требует переработки программного обеспечения. |
| регистровая архитектура, допускающая обращение к регистрам как к байтам, словам и двойным словам; | |
| страничный режим адресации для ускорения выборки инструкций из внешней программной памяти; | |
| очередь инструкций; | |
| расширенный набор команд, включающий 16-битовые арифметические и логические инструкции; | |
| расширенное адресное пространство стека до 64К; | |
| выполнение самой быстрой инструкции за 2 такта; | |
| совместимость на уровне двоичного кода с программами для MCS-51. |
Для пользователей, ориентированных на применение микроконтроллеров MCS-251 в качестве механической замены MCS-51 фирма Intel выпускает микроконтроллеры MCS-251 с уже запрограммированными битами конфигурации в состоянии Binary Mode. Такие микроконтроллеры получили индекс MCS-151.
Помимо самой Intel микроконтроллеры MCS-251 по ее лицензии выпускает компания Temic Semiconductors.
Универсальная последовательная шина (Universal Serial Bus или USB), распространяет технологию Plug-and-Play на внешние устройства ввода/вывода, применяемые на современных высокопроизводительных персональных компьютерах.
Для того, чтобы обеспечить возможность подключения разнообразных периферийных устройств, в стандарте USB определены четыре режима передачи: Управляющий, Изохронный, Импульсный и передача массивов. Каждое периферийное устройство должно поддерживать управляющий режим для передачи параметров конфигурации, команд и информации о состоянии устройства. Изохронная передача обеспечивает гарантированный доступ к шине, постоянную пропускную способность и устойчивость к ошибкам, этот режим передачи может применяться в устройствах аудиовывода и компьютерной телефонии. Импульсная передача предназначена для устройств ввода типа мыши, джойстика или клавиатуры, передающих информацию редко и небольшими порциями, но с ограниченным периодом обслуживания. Передача массивов позволяет устройствам типа сканеров, факсов или цифровых камер передавать большие массивы данных в персональный компьютер, как только освобождается канал шины.
Основные характеристики продукта
|
|||||||||||||||||||||||||||||||||||||||
| Четыре порта ввода/вывода | |||||||||||||||||||||||||||||||||||||||
| Программируемый массив счетчиков (PCA) | |||||||||||||||||||||||||||||||||||||||
| Стандартный (MCS 51) микроконтроллер UART | |||||||||||||||||||||||||||||||||||||||
| Аппаратный сторожевой таймер | |||||||||||||||||||||||||||||||||||||||
| Три 16-разрядных таймера/счетчика с гибкими возможностями | |||||||||||||||||||||||||||||||||||||||
| Совместимость с набором команд микроконтроллеров архитектуры MCS 51 и MCS 251 | |||||||||||||||||||||||||||||||||||||||
| Архитектура микроконтроллера MCS 251, основанная на регистрах | |||||||||||||||||||||||||||||||||||||||
| Рабочая частота 6 или 12 МГц |
Контроллер 8x930Hx имеет дополнительные характеристики:
| Концентратор USB | |||||||||||
Возможности управления
концентратором USB
|
|||||||||||
| Выходной контакт для переключения питания порта | |||||||||||
| Входной контакт для обнаружения перегрузки |
Четыре различных режима передачи данных USB обеспечиваются совместной работой трех элементов: Хост, Концентратор, Функциональное устройство. Хост контролирует передачу по шине содержательной и управляющей информации. Функциональные устройства расширяют хост-системы. Сюда включаются типичные виды работы с PC: ввод с клавиатуры или джойстика, вывод на монитор; а также более сложные виды деятельности, такие как цифровая телефония и передача изображений. Для управления функциональными устройствами спроектирован микроконтроллер Intel 8x930Ax. Наконец, концентраторы представляют собой точку расширения USB, с помощью которой обеспечивается доступ к другим функциональным устройствам. Микроконтроллер Intel 8x930Hx, в котором совмещены функции управления функциональным устройством и концентратором USB, является первым серийным концентратором USB, предназначенным для современных периферийных устройств PC.
Концентраторы USB играют существенную роль в расширении мира пользовател PC. С появлением периферийных устройств - клавиатур, мониторов, принтеров и других - снабженных встроенными концентраторами, подключить или отключить новое устройство так же просто, как вставить вилку в розетку. Новый уровень производительности и расширенные способы соединения USB могут привести к появлению устройств для рабочих и развлекательных приложений нового поколения. Дни встраиваемых карт, конфликтов IRQ и спутанных клубков проводов сочтены.
Кабель шины USB состоит всего из четырех проводов: Vbus, D+, D- и GND - чем достигается упрощение и единообразие соединения. Этой же цели служит единый стандартный коннектор для подключения периферийных устройств к шине USB. Данные по-разному передаются по кабелям D+ и D-: либо на полной скорости 12 Мбит/сек, либо на низкой скорости 1,5 Мбит/сек. Приемопередатчик встроен в кристалл, поэтому необходимость во внешних электронных цепях отсутствует. Исключение составляет терминальный нагрузочный резистор на обоих линиях D+ и D-, который необходим для определения типа устройства: высокоскоростное или низкоскоростное.
Обзор семейства
Семейство Intel 8x930 состоит из двух
однокристальных контроллеров.
Контроллер Intel 8x930Ax представляет собой 8-разрядное устройство, которое основано на архитектуре микроконтоллера MCS 251 и предназначено для работы с периферийными устройствами, подключаемыми к шине USB. С другой стороны, в 8x930Hx использовано то же ядро микроконтроллера MCS 251 плюс расширенные возможности встроенного концентратора шины USB. Применение архитектуры MCS 251 в обоих контроллерах шины USB дает следующие преимущества:
| Высокая производительность | |
| Применение смешанных типов памяти и адресации | |
| Низкое энергопотребление | |
| Низкий уровень шума | |
| Эффективная поддержка языков высокого уровня | |
| Расширенный набор команд | |
| Встроенные возможности |
В качестве команд для 8x930Ax можно использовать инструкции как из набора для микроконтроллера MCS 51, так и из набора для микроконтроллера MCS 251. Такой подход сохраняет инвестиции пользователей в программное обеспечение и выжимает максимум производительности из приложений.
Микроконтроллеры 8x930 настолько насыщены различными встроенными средствами, что они выглядят мощнее, нежели просто микроконтроллеры. Массив программируемых счетчиков (PCA) придает гибкость приложениям, которым требуется сравнение или захват данных в реальном времени, высокоскоростной обмен данными или широтно-импульсная модуляция. Кроме того, в состав контроллера вошли расширенный последовательный порт, три 16-разрядных таймера/счетчика, аппаратный сторожевой таймер, четыре 8-разрядных порта ввода/вывода, а также предусмотрены два энергосберегающих режима: ожидание и отключение питания.
Контроллеры семейства 8x930Ax оснащены 1 Кбайт памяти и могут быть использованы в вариантах без постоянной памяти, либо с постоянной памятью емкостью 8 или 16 Кбайт. Они могут адресовать до 256 Кбайт внешней памяти для размещения команд и данных и 40 байт регистров общего назначения, которые располагаются в центральном процессоре как регистровый файл. В зависимости от используемой комбинации в регистровом файле могут располагаться 16 байтовых регистров, 16 двухбайтовых регистров и 10 четырехбайтовых регистров.
В контроллерах предусмотрен гибкий интерфейс с внешней памятью. Дл обращения к устройствам с медленной памятью имеется возможность добавлени трех циклов ожидания, а для генерации большего количества циклов - обращение к функции реального времени. Выборка внешних команд может повысить производительность за счет использования страничного режима, при котором данные перебрасываютс в старшем байте адреса.
Оба контроллера 8x930 оснащены восемью очередями FIFO для поддержки внутренних устройств вывода: четыре очереди для передачи и четыре очереди для приема. Четыре очереди FIFO для приема/передачи поддерживают четыре оконечных функциональных устройства (от 0 до 3). Очередь 0 состоит из 16 байт и предназначена для передачи управляющей информации. Очередь 1 относитс к категории настраиваемых пользователем и имеет емкость до 1024 байт. Очереди 2 и 3 состоят из 16 байт каждая и могут использоваться для передачи информации в импульсном, изохронном и режиме передачи массивов. В случае использования контроллера 8x930Hx указанные очереди усиливаются парой очередей FIFO для входных устройств. Эти очереди в контроллере 8x930Hx поддерживаются дополнительным повторителем, который отвечает за повторную передачу потоков данных, генерируемых выходными устройствами.
Обзор архитектуры
Конструкционно реализацию USB в
микроконтроллерах 8x930Ax и 8x930Hx можно разделить на
четыре блока: очереди FIFO, блок интерфейса с
функциональными устройствами, блок интерфейса с
последовательной шиной и приемо-передатчик.
Контроллер 8x930Hx имеет длополнительные блоки для
управления функциями концентратора: блок
интерфейса с концентратором и повторитель.
Очереди FIFO для приема и передачи на обоих контроллерах являются кольцевыми. Очереди поддерживают до двух раздельных наборов данных переменного размера и содержат регистры счетчика байтов, показывающие количество байтов в наборах данных. Очереди снабжены флажками, показывающими заполненность или пустоту очереди, а также способны повторять прием или передачу текущего набора данных. Блок интерфейса с функциональными устройствами (ИФУ) распределяет переданные или принятые данные USB в соответствии с типом передачи и состоянием очередей. Кроме того, блок ИФУ следит за состоянием транзакции, управляет очередями FIFO, при помощи запроса на прерывание сообщает о наступлении управляющих событий центральному процессору 8x930.
Блок интерфейса с последовательной шиной реализует протокол передачи USB: последовательно упорядочивает пакеты, осуществляет генерацию и распознавание сигнала, генерацию и проверку контрольных сумм, кодирование/декодирование данных по методу NRZI, побитовое заполнение, генерацию и распознавание идентификатора пакета (PID).
Интегрированный приемо-передатчик на микроконтроллерах USB согласован с простым четырех-жильным интерфейсом, определенным спецификаицей USB 1.0. Семейство контроллеров 8x930 имеет три прерывания, связанных с USB. Они происходят при каждом старте кадра, окончании приема/передачи данных на оконечные функциональные устройства, в случае глобальной приостановки или возобновления работы. В концентраторе 8x930Hx блок интерфейса с концентратором служит для управления и слежения за состоянием соединени с выходными портами. Повторитель отвечает за распространение сигналов повышающих и понижающих портов USB.
- Арифметические команды;
- Логические команды;
- Команды передачи данных;
- Команды битового процессора;
- Команды ветвления и передачи управления.
- Регистровая адресация
- Прямая адресация
- Косвенно-регистровая адресация
- Непосредственная адресация
- Косвенно-регистровая адресация по сумме базового и индексного регистров
| Обозначение, символ | Назначение |
| А | Аккумулятор |
| Rn | Регистры текущего выбранного банка регистров |
| r | Номер загружаемого регистра, указанног в команде |
| direct | Прямо адресуемый 8-битовый внутренний адрес ячейка данных, который может быть ячейкой внутреннего ОЗУ данных (0-127) или SFR (128-255) |
| @Rr | Косвенно адресуемая 8-битовая ячейка внутреннего ОЗУ данных |
| data8 | 8-битовое непосредственное да ное, ходящее в КОП |
| dataH | Старшие биты (15-8) непосредственных 16-битовых данных |
| dataL | Младшие биты (7-0) непосредственных 16-битовых данных |
| addr11 | 11-битовый адрес назначения |
| addrL | Младшие биты адреса назначения |
| disp8 | 8-битовый байт смещения со знак м |
| bit | Бит с прямой адресацией, адрес которого содержит КОП, находящийся во внутреннем ОЗУ данных или SFR |
| a15, a14...a0 | Биты адреса назначения |
| (Х) | Содержимое элемента Х |
| ((Х)) | Содержимое по адресу, хранящемуся в элементе Х |
| (Х)[M] | Разряд М элемента Х |
| + - * / AND OR XOR /X | Операции: сложения вычитания умножения деления логического умножения (операция И) логического сложения (операция ИЛИ) сложения по модулю 2 (исключающее ИЛИ) инверсия элемента Х |
Мнемонические обозначения функций однозначно связаны с конкретными комбинациями способов адресации и типами данных. Всего в системе команд возможно 111 таких сочетаний. В таблице приведен перечень команд, упорядоченных по алфавиту.
| Мнемоника | Функция | Флаги |
| Команда ACALL | Абсолютный вызов подпрограммы | |
| Команда ADD A, <байт-источник> | Сложение | AC, C, OV |
| Команда ADDC A, <байт-источник> | Сложение с переносом | AC, C, OV |
| Команда AJMP | Абсолютный переход | |
| Команда ANL <байт-назначения>, <байт-источникa> | Логическое "И" | |
| Команда ANL C, <байт-источникa> | Логическое "И" для переменных-битов | |
| Команда CJNE <байт-назначения>, <байт-источник>, <смещение> | Сравнение и переход, если не равно | C |
| Команда CLR A | Сброс аккумулятора | |
| Команда CLR | Сброс бита | C, bit |
| Команда CPL A | Инверсия ак умуля ора | |
| Команда CPL | Инверсия бита | C, bit |
| Команда DA A | Десятичная коррекция аккумулятора для ложения | AC, C |
| Команда DEC <байт> | Декремент | |
| Команда DIV AB | Деление | C, OV |
| Команда DJNZ <байт>, <смещение> | Декремент и переход, если не равно нулю | |
| Команда INC <байт> | Инкремент | |
| Команда INC DPTR | Инкремент указателя данных | |
| Команда JB | Переход, если бит установлен | |
| Команда JBC | Переход, если бит установлен и сброс этого бита | |
| Команда JC | Переход, если перенос установлен | |
| Команда JMP @A+DPTR | Косвенный переход | |
| Команда JNB | Переход, если бит не установлен | |
| Команда JNC | Переход, если перенос не установлен | |
| Команда JNZ | Переход, если содержимое аккумулятора не равно нулю | |
| Команда JZ | Переход, если содержимое аккумулятора равно 0 | |
| Команда LCALL | Длинный вызов | |
| Команда LJMP | Длинный переход | |
| Команда MOV <байт-назначения>, <байт-источника> | Переслать переменную-байт | |
| Команда MOV <бит-назначения>, <бит-источника> | Переслать бит данных | C |
| Команда MOV DPTR,#data16 | Загрузить указатель данных 16-битовой константой | |
| Команда MOVC A,@A+( | Переслать байт из памяти программ | |
| Команда MOVX <байт приемника>, <байт источника> | Переслать во внешнюю память (из внешней памяти) данных | |
| Команда MUL AB | Умножение | C, OV |
| Команда NOP | Нет операции | PC |
| Команда ORL <байт-назначения>, <байт-источникa> | Логическое "ИЛИ" для перемнных-байтов | |
| Команда ORL C, <бит источникa> | Логическое "ИЛИ" для переменных-битов | C |
| Команда POP | Чтение из стека | |
| Команда PUSH | Запись в стек | |
| Команда RET | Возврат из подпрограммы | |
| Команда RETI | Возврат из прерывания | |
| Команда RL A | Сдвиг содержимого аккумулятора влево | |
| Команда RLC A | Сдвиг содержимого аккумулятора влево через флаг переноса | |
| Команда RR A | Сдвиг содержимого аккумулятора вправо | |
| Команда RRC A | Сдвиг содержимого аккумулятора вправо через флаг переноса | C |
| Команда SETB | Установить бит | C |
| Команда SJMP <метка> | Короткий переход | |
| Команда SUBB A, <байт источника> | Вычитание с заемом | AC, C, OV |
| Команда SWAP A | Обмен тетрадами внутри аккумулятора | |
| Команда XCH A, <байт> | Обмен содержимого аккумулятора с переменной-байтом | |
| Команда XCHD A,@R1 | Обмен тетрадой | |
| Команда XRL <байт-назначения>, <байт-источникa> | Логическое "ИСКЛЮЧАЮЩЕЕ ИЛИ" для перемнных-байтов |
